Digilent 最近宣佈推出Analog Discovery Pro 5000 系列的兩個新成員 ADP5470 和 ADP5490，它們都是四通道混合信號示波器，提供的頻寬和取樣速率比 Digilent 之前發佈的任何同類示波器都要高得多。在本文中，我們將利用這些頻寬在 FPGA 板上進行一些測試。
因此，我們進行了一個專案，透過連接到序列埠的簡單命令介面來公開時鐘設定，以可控頻率切換 Arty S7 上的 Pmod I/O 引腳。這樣可以通過 Python 腳本來控制序列埠，穩定地配置時鐘，同時使用 ADP5490 記錄時鐘脈衝。這篇文章主要介紹 ADP5000 設備，因此 Arty S7 項目的細節在這裡不做深入探討，但我們幾周前發佈了一篇文章對此有更詳細的說明：VCOs, MMCMs, PLLs, and CMTs – Clocking Resources on FPGA Boards。
為了讓數位信號能正確地從一個設備傳輸到另一個設備，輸出信號必須高於 VOH 並低於 VOL。例如，對於 3.3V LVCMOS 邏輯（我們 FPGA 電路板常用的），信號必須從 0.4 V 以下上升到 2.4 V 以上，才能算作有效的上升沿。
Table 8, SelectIO DC 輸入和輸出電平，來自DS189, Spartan 7 AC/DC Switching Characteristics, 描述各種邏輯標準的邏輯閾值。請注意，這些值是針對直流信號定義的，當引腳快速切換且晶片放置在 PCB 上時是否可以實現這些值取決於電路板的模擬特性 - 我們即將測試它。
通過示波器觀察時鐘信號頻率的增加，我們可以看到，一旦時鐘運行速度超過 [未知頻率]，LVCMOS33 電壓水準就不再滿足要求。
WaveForms 的游標功能讓您一眼就能輕鬆發現諸如“此信號是否超過此閾值？”之類的信息。在您即將看到的螢幕截圖中，我們將游標（紅線）放置在幾個常見的閾值電壓水準上，以便我們確認我們的輸出信號是否符合規格。
輸出信號彼此之間具有不同的相移，10 MHz。預期相移在 C1 和 C2 之間為 ~0 度，在 C1 和 C3 之間為 45 度，在 C1 和 C4 之間為 90 度。我們可以看到這些非常接近。
請注意，我們在這些測試中使用的游標與 AMD 上面概述的閾值不匹配。
相同的時鐘頻率為 60 MHz – 斜率開始變得重要，儘管可以看出閾值仍然受到尊重。請注意，諧波仍然存在，即使它們對方波邊緣的形狀影響較小。您可以在這裡看到，我們正在捕獲這些波的多個不同諧波，一直到 420 MHz 的第 7 次諧波。
在高頻下，情況可能會變得奇怪。這裡我們看到 75 MHz 的輸出，雖然它似乎能夠跟上並超過閾值，但幅度似乎也比預期高得多。平滑的過沖？
為了真正瞭解 FPGA 部分之外的硬體可能產生的差異，讓我們看看這個 15 MHz 信號，比較 JC1 和 JA1 輸出。其中一個有串聯電阻，而另一個沒有。順便提一下，示波器到數位功能允許我們在邏輯分析儀樣式的視圖中解釋類比信號，具有可調閾值，這對於此類測試也非常有用。
雖然它在調試 FPGA 項目時非常有用，但我的 AD3 沒有輸入頻寬來覆蓋此類測試所需的頻率範圍——因此需要更大的示波器。至於原因，時鐘信號的 FFT 視圖（如上圖所示）向我們展示了方波的一個重要特性，即它們的許多諧波頻率，這些諧波頻率會影響時鐘邊沿的品質。示波器可能需要捕獲許多這樣的諧波，才能正確反映其驅動的設備所看到的信號，許多時候是所討論信號的“基頻”。
我需要補充一個重要警告：所有這些測試都是在一個特定的電路板和項目上完成的，除了連接到 I/O 的示波器外沒有其他外部電路。一旦 Pmod 連接到 Pmod 埠，結果就會有所不同。所以你的里程可能會有所不同。
如果你對這些話題感興趣，你可能也會喜歡我們發佈的Eye Diagrams in WaveForms這篇文章, 或者這篇較早的文章，介紹如何通過自訂波形中的諧波組合來生成近方波: Using the Analog Discovery 2 to Measure Harmonics in a Signal.
查看DIGILENT網站的Analog Discovery Pro 5000 系列頁面，您可以在那裡找到更多有關其規格的參考資料和資訊。