Image

至達科技為電子設計自動化(Electronic Design Automation,EDA)公司,針對積體電路晶片設計提供實體設計平面規劃(floorplanning)最佳化、擺置(placement)最佳化、客製化擺置解決方案及專業的服務。以高質感與快速的服務,加速客戶開發時程,並增加客戶於商品上的競爭力。

2015

Maxeda Technology成立

2015

創立者與研發團隊

至達科技執行長陳東傑博士自2015年起擔任Maxeda至達科技聯合創始人暨CEO,為mixed-size placement 工具 - NTUplace的架構設計者,該工具在2006年ACM ISPD Placement Contest中獲得第三名且成為SpringSoft Laker的核心引擎。同時他曾是 SpringSoft 數位/類比設計自動化place-and-route團隊的研發經理。他發表了 12 篇IEEE CAD 期刊論文、25 篇 IEEE/ACM 會議論文和 獲得14 項美國專利,全部涉及 VLSI floor planning 和 placement。陳博士亦曾擔任ISPD、ICCAD、ASP-DAC和DAC會議的技術委員,並獲2021 DAC 青年優秀創新獎。

共同創立者尚包括在 EDA 領域相當知名的張耀文博士。張博士為 IEEE ACM 院士,以及 IEEE EDA 理事會的總裁,目前任教於台大電資學院。

至達科技核心研發團隊目前共有15人,其中包含4位博士,團隊於電子設計自動化領域的年資上超過10年,團隊中多人曾獲國際及國內競賽大獎。研發人員中兩位為國際積體電路馬拉松程式研發競賽不同屆冠軍(ACM CADathlon at ICCAD,被譽為電子設計自動化領域的奧林匹亞大賽),四位曾獲過台灣教育部主辦的積體電路電腦輔助設計軟體競賽冠軍(IC/CAD Contest,為最大型的積體電路電腦輔助設計軟體競賽,每年參賽師生達兩、三百人,皆來自台灣各大學菁英學生)

Image

執行長 陳東傑博士

MAXEDA │ 高效能電路設計自動化方案

 

在AI與5G的趨勢浪潮下,市場對於可以快速處理巨量數據的晶片不斷湧現。這樣的晶片需要大量的儲存器用以進行數據的暫存。隨著市場的普及化,儲存器在晶片中的佔比也逐年增加,當晶片的儲存器從數個成長到數千個的情況下,複雜的數據流面對IC設計工程師會帶來多方面的挑戰。

在後端的實體設計流程中,也增加傳統人工佈局規劃的困難性,以及因為需要多次迭代產生最佳化佈局規劃,造成實體設計時程的大幅增加,有時甚至拖延到晶片量產的時程。因此至達科技提供相關的工具,以因應這些多樣化的挑戰。

至達科技運用自有的探索式演算法,快速探索不同的佈局規劃擺置方式,以及數據流的分析作為規劃擺置的引導,將宏單元與標準單元綜合擺置後,以得到較佳的 timing 與 congestion 結果。而透過宏單元堆疊演算法更可進一步降低擺置的死角。

 

Image
Image

獨特的探索式
演算技術

透過分階段以各種不同的條件,來探索各種佈局規劃擺置的可能性,同時剔除不合適的結果。所以可以快速並完整地從各種布局規劃中,考量多種條件後,篩選出較佳的結果。

Image

透過創新的佈局規劃工具來加速實體設計流程

透過探索式佈局規劃工具MaxPlace,可以協助工程師克服實體設計的挑戰並大幅縮短完成設計所需的時間

產品方案

有效縮短 Project Schedule

Image

MaxFlow

Dataflow Extractor & Visualizer

Image

MaxPlace

Floorplan Exploration and Mixed-size Placer 

Image

客製化方案

APR Flow Integration, Memory Grouping, etc.

和澄科技 Haley Technology

電話 │ 886-3-5790380
傳真 │ 886-3-5790370
諮詢 │ sales@haleytech.com
地址 │ 新竹市關新路27號18樓之2

               

 

 

訂閱電子報

獲得最新的技術與產品訊息
享下筆訂單免運費

M有任何問題嗎? Line 我們最快! 

產品搜尋